# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-274297

(43) Date of publication of application: 08.10.1999

(51)Int.CI. H01L 21/768 H01L 21/3065

(21)Application number: 10-075569 (71)Applicant: SHARP CORP


(22)Date of filing: 24.03.1998 (72)Inventor: ALBERTO OSCAR ADAM


### (54) MULTILAYER WIRING LAYER AND FORMING METHOD OF THE SAME


### (57)Abstract:


PROBLEM TO BE SOLVED: To provide a method of forming a multilayer wiring layer whereby if an alignment deviation occurs when forming vias, an insulation film at the periphery of a lower wiring layer or substrate are not overetched to avoid forming trenches.

SOLUTION: The multilayer wiring layer forming method comprises forming a side wall spacer 3 on a lower layer wiring layer 2 formed on a substrate 1 as an etching stopper against a layer insulation film 4 in a later via forming step, forming a layer insulation film 4 on the substrate including the lower layer wiring layer 2 and side wall spacer 3, forming vias 5 through the layer insulation film 4 on the lower layer wiring layer 2, and forming an upper layer wiring layer 7 on the vias 5.









### **LEGAL STATUS**

[Date of request for examination]

02.02.2001

[Date of sending the examiner's decision of

18.03.2003

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平11-274297

(43)公開日 平成11年(1999)10月8日

(51) Int.Cl. 6

H01L 21/768

21/3065

識別記号

FΙ

H01L 21/90

В

21/302

J

審査請求 未請求 請求項の数4 OL (全 5 頁)

(21)出願番号

(22)出顧日

特願平10-75569

平成10年(1998) 3 月24日

(71)出膜人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 アルベルト オスカル アダン

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内


(74)代理人 弁理士 野河 信太郎

#### (54) 【発明の名称】 多層配線層の形成方法及び多層配線層

(57)【要約】 (修正有)

【課題】 ビアホール形成時にアライメントずれが生じても、下層配線層の周辺部に存在する絶縁膜や基板等をオーバーエッチングせず、溝を発生させない多層配線層の形成方法を提供する。

【解決手段】 (i) 基板1上に形成された下層配線層2 に、後工程におけるビアホール形成時に層間絶縁膜4 に対するエッチングストッパーとなるサイドウォールスペーサ3を形成し、(ii)前記下層配線層及びサイドウォールスペーサを含む基板上に層間絶縁膜を形成し、(iii)前記下層配線層上の層間絶縁膜にビアホール5を形成し、(iv)該ビアホール上に上層配線層7を形成することからなる多層配線層の形成方法。



4

### 【特許請求の範囲】

【請求項1】 (i) 基板上に形成された下層配線層に、 後工程におけるピアホール形成時に層間絶縁膜に対する エッチングストッパーとなるサイドウォールスペーサを 形成し、

(ii)前記下層配線層及びサイドウォールスペーサを含む 基板上に層間絶縁膜を形成し、

(iii) 前記下層配線層上の層間絶縁膜にビアホールを形成し、

(iv)該ビアホール上に上層配線層を形成することからなる多層配線層の形成方法。

【請求項2】 サイドウォールスペーサが、層間絶縁膜 材料よりもエッチング速度が遅い材料で形成されてなる 請求項1記載の多層配線層の形成方法。

【請求項3】 サイドウォールスペーサが、SiN又はAl,O,、層間絶縁膜がSiO,で形成されてなる請求項2記載の多層配線層の形成方法。

【請求項4】 下層配線層と上層配線層とがビアホールを介して接続されてなり、少なくとも前記下層配線層の側壁にSiN又はAl、O,からなるサイドウォールス 20ペーサを有する多層配線層。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、多層配線層の形成 方法及び多層配線層に関し、ことに半導体集積回路に使 用され、下層配線層と上部配線層とがピアホールを介し て接続されてなる多層配線層の形成方法及び多層配線層 に関する。

### [0002]

【従来の技術および発明が解決しようとする課題】従来 30 から、集積回路の分野において、層間絶縁膜の上下に存在する上層配線層と下層配線層とをコンタクトホールを介して電気的に接続する多層配線層が用いられている。近年の集積回路のさらなる高集積化は、このような多層配線層を密集させ、上下各配線層の線幅を細くしている。配線層の細線化は、下層配線層上にコンタクトホールを形成して上層配線層と接続する際のアライメントマージンを減少させるため、アライメントずれの発生をもたらす。

【0003】例えば、層間絶縁膜14にコンタクトホー 40 ル10を形成する際にアライメントずれが発生した場合には、図2に示したように、下層配線層11の周辺、つまり半導体基板12表面にトレンチ13を生じさせるという問題がある。また、図3に示したように、その後層間絶縁膜24上に上部配線層25を形成する際に、上層配線層25の部分的な細線化や断線を生じさせることとなる。

【0004】とれに対して、下層配線層上にバリア層をやキャパシタ等形成するととにより、エッチングにおける選択比を利用層、層間絶縁がして、アライメントずれが生じた場合でも、下層配線層50でいてもよい。

の周辺部分のオーバーエッチングによる溝の発生を防止する方法が提案されている(特開平8-148499号公報)。この方法を、図4(a)~(h)に示す。【0005】まず、シリコン基板31上に下層配線層32を形成した後、基板31上全面にSiO、膜による下地絶縁膜33を形成し、この下地絶縁膜33をCMP法により平坦化し、さらにSiN膜により中間絶縁膜34、SiO、膜による層間絶縁膜35を形成する(図4(a))。さらに、層間絶縁膜35上に所望のパターンを有するレジスト膜36を形成し(図4(b))、このレジスト膜36をアスクと、中間絶縁膜34に対して展した。

レジスト膜36をマスクと、中間絶縁膜34に対して層間絶縁膜35がエッチングされやすい条件で層間絶縁膜35をエッチングし(図4(c))、続いて下地絶縁膜35に対して中間絶縁膜34がエッチングされやすい条件で中間絶縁膜34ををエッチングする(図4

(d)).

【0006】とのようなエッチング方法により、下層配線層32の端部周辺の下地絶縁膜33のオーバーエッチングが防止される。しかし、との方法では、バリア層となる中間絶縁膜35の積層工程等の工程が増加し、ひいては製造コストの増加をもたらすという問題がある。また、上記方法は、中間絶縁膜35のエッチングレートの差を利用するものであるが、やはり下層配線層周辺の下地絶縁膜33の溝の発生を完全に防止するととができないという課題が残る。

[00071

【課題を解決するための手段】本発明によれば、(i) 基板上に形成された下層配線層に、後工程におけるビアホール形成時に層間絶縁膜に対するエッチングストッパーとなるサイドウォールスペーサを形成し、(ii)前記下層配線層及びサイドウォールスペーサを含む基板上に層間絶縁膜を形成し、(iii) 前記下層配線層上の層間絶縁膜にピアホールを形成し、(iv)該ピアホール上に上層配線層を形成することからなる多層配線層の形成方法が提供される。

【0008】また、本発明によれば、下層配線層と上層配線層とがピアホールを介して接続されてなり、少なくとも前記下層配線層の側壁にSiN又はAl,O,からなるサイドウォールスペーサを有してなる多層配線層が提供される。

[0009]

【発明の実施の形態】本発明の多層配線層の形成方法において、工程(i)で使用される基板は、通常基板として使用されるものであれば特に限定されず、シリコン、ゲルマニウム等の半導体基板、G a A s、In G a A s 等の化合物半導体基板、樹脂やガラス等の絶縁性基板のいずれでもよい。また、この基板の上には、トランジスタやキャパシタ等の所望の素子又は回路や、絶縁膜、配線層、層間絶縁膜又はそれらが組み合わせられて形成されていてもよい。

3

【0010】下層配線層は、配線層として機能する層であれば特に限定されるものではなく、例えば、トランジスタやキャパシタの電極、これらの接続のために形成された導電層等が挙げられる。下層配線層の材料、膜厚、線幅等は特に限定されず、通常使用される範囲のものが挙げられる。例えば、ポリシリコン、シリサイド、ポリサイド、W、Ta、Ti等の高融点金属、Al、Cu、Ag、Pt、Au等、膜厚100~5000μm程度、線幅0.1~5μm程度が挙げられる。

【0011】下層配線層に形成されるサイドウォールス 10 ペーサは、後工程におけるビアホール形成時に、後述する層間絶縁膜に対するエッチングストッパーとなり得るものである。ことで、エッチングストッパーとは、層間絶縁膜のエッチングの完了の検知を容易にすることにより、エッチング工程を終了させることができる機能を意味する。具体的には、サイドウォールスペーサは、層間絶縁膜のエッチング条件でエッチングをし続けた場合に、エッチング速度を層間絶縁膜のエッチング速度に対して遅くする材料で形成することが挙げられる。つまり、同じエッチング条件でエッチングした場合の層間絶 20 縁膜に対するサイドウォールスペーサのエッチング比が~1:10程度となる材料が挙げられる。具体的には、サイドウォールスペーサの材料は、SiN、Al、O、等の絶縁膜が挙げられる。

【0012】また、サイドウォールスペーサの幅は、後述するピアホール形成時のアライメントマージンを確保することができる幅であることが好ましい。例えば、0.25μmのデザインルールによる製造技術では、アライメントマージンが0.1μm程度以上が好ましいため、この程度以上の幅であることが好ましい。工程(ii) 30において形成される層間絶縁膜は、絶縁性を確保できる材料で形成されるのであれば特に限定されるものではなく、例えば、SiO,、Al,O,等が挙げられる。この際の膜厚は、例えば、500nm~1μm程度が挙げたわる。

【0013】工程(iii) において下層配線層上の層間絶縁膜にピアホールを形成する。との際のピアホールは、コンタクトホールといわれるものも含まれる。ピアホールの大きさ、深さ等は特に限定されるものではない。ピアホールを形成する方法としては、公知の方法、例えば40フォトリソグラフィ及びエッチング工程が挙げられる。ここでのエッチングは、層間絶縁膜及びサイドウォールスペーサの材料によっても異なるが、例えば、ウェットエッチ法、ガスエッチ法、反応性エッチ法等種々の方法が挙げられる。なかでも、選択比の観点から反応性エッチングが好ましい。

【0014】このようなピアホールの形成により、ピアホールが下層配線層上においてアライメントずれが生じて一部がサイドウォールスペーサ上にオーバーラップした場合でも、サイドウォールスペーサがピアホールのさ 50

らなる掘れを抑制し、下層配線層の周辺部の絶縁膜や基 板表面等をオーバーエッチして溝を形成することが防止 できる。

【0015】工程(iv)において、ビアホール上に上層配 線層を形成する。ここでの上層配線層は、公知の材料により、公知の方法で形成することができる。なお、ビアホールには導電層からなる単一又は複数種のプラグ材料が埋設されてもよいし、さらにバリアメタル等が形成されていてもよい。以下、本発明の多層配線層の形成方法の実施例を図面に基づいて説明する。

【0016】まず、図1(a)に示したように、シリコン基板1上に膜厚1μm程度のA1-Cu膜を、スパッタ法により形成する。とのA1-Cu膜をフォトリングラフィ及びエッチング工程を用いて所望の形状にパターニングし、下層配線層2を形成する。続いて、これら下層配線層2を含む基板1上に、スパッタリング法によりA1,O,層3aを積層する。この際のA1,O,層3aの膜厚は、後工程で形成されるサイドウォールスペーサの幅に基づいて決定する。ことでは、例えば、100nm程度の膜厚で形成する。

【0017】次いで、図I(b)に示したように、BC 1,ガスを用いたエッチング法により、A1,O,層3 aをエッチバックして下層配線層2の側壁にA1,O,からなるサイドウォールスペーサ3を形成する。ととで形成されるサイドウォールスペーサ3の幅は0.1μm程度で形成することができる。つまり、このサイドウォールスペーサの幅は、ミスアライメントの許容範囲、つまりアライメントマージンに対応するものであり、例えば、0.25μmのデザインルールによる製造技術では、アライメントマージンが0.1μm程度必要であるため、その値に対応するものである。

【0018】その後、これら下層配線層2及びサイドウォールスペーサ3上に、シランガス及び酸素ガスを使用したCVD法により、SiO,からなる層間絶縁膜4を膜厚2μm程度で積層し、CMP法によりその表面を平坦化する。続いて、図1(c)に示したように、フォトリソグラフィ及びCHF,ガスを使用し、RFパワーを100Wとした反応性エッチング法により、下層配線層2上の層間絶縁膜にコンタクトホール5を形成する。この際、SiO,:Al,O,の選択比は約1:7~10であるため、コンタクトホール5のアライメントがずれて、その一部がサイドウォールスペーサ3上にオーバーラップした場合でも、サイドウォールスペーサ3をほとんどエッチングすることなく、下層配線層2上面の位置でコンタクトホールの形成を止めることができる。

【0019】次に、コンタクトホール5にコンタクトブラグ6を埋設し、その後、層間絶縁膜4上に上層配線層7を形成する。

[0020]

【発明の効果】本発明の方法によれば、下層配線層に、

ビアホール形成時に層間絶縁膜に対するエッチングスト ッパーとなるサイドウォールスペーサを形成するため、 ビアホール形成時にアライメントずれが生じても、下層 配線層の周辺部に存在する絶縁膜や基板等をオーバーエ ッチングすることなく、溝の発生を防止することがで き、接続について高い信頼性を有する多層配線層を形成 するととが可能となる。

【0021】また、サイドウォールスペーサにより、コ ンタクトホール形成時のアライメントマージンを確保す ることができるとともに、ビアホール形成時のエッチン 10 3 サイドウォールスペーサ グの制御を容易にすることができる。

### 【図面の簡単な説明】

【図1】本発明の多層配線層の形成方法を説明するため の要部の概略製造工程図である。

【図2】従来の多層配線層の形成方法における問題点を\*

\*説明するための多層配線層の概略断面図である。

【図3】従来の他の多層配線層の形成方法における問題 点を説明するための多層配線層の概略断面図である。


【図4】従来のさらに他の多層配線層の形成方法を説明 するための要部の概略製造工程図である。


【符号の説明】


- 1 基板
- 2 下層配線層
- 3a Al, O, 膜
- - 4 層間絶縁膜
  - 5 ピアホール
  - コンタクトプラグ


[图2] (汽车 【図1】 【図3】 (b) (c).. (d)

[図4]









## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-008299

(43) Date of publication of application: 12.01.1999

(51)Int.CI. H01L 21/768

(21)Application number: 09-262165 (71)Applicant: SANYO ELECTRIC CO LTD

(22)Date of filing: 26.09.1997 (72)Inventor: NOMA TAKASHI

(30)Priority


Priority number: 09104687 Priority date: 22.04.1997 Priority country: JP

### (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent a contact hole from piercing through the film of a base, even if misalignment occurs at the time of forming a via contact hole on a wiring film.

SOLUTION: A lower wiring film 2 is formed on an interlayer insulating film 1. A sidewall spacer film 5 constituted of a silicon nitride film is formed on the sidewall part of the wiring film 2. A plasma TEOS film 6 is formed on the whole face of a substrate, and the plasma TEOS film 6 on the wiring film 2 is selectively etched so as to form a via contact hole 7. A tungsten film is formed on the whole face of the substrate containing the contact hole 7 via a barrier metal film 8, the tungsten film is etched back, and a tungsten plug 9 is embedded in the contact hole 7. An upper wiring film is formed on the tungsten plug 9.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

T1961

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-8299

(43)公開日 平成11年(1999)1月12日

(51) Int.CL.

微別記号

FΙ

В

H01L 21/768

H01L 21/90

審査請求 未請求 請求項の数4 OL (全 8 頁)

(21)出願番号

特顯平9-262165

(22)出願日

平成9年(1997)9月26日

(31) 優先権主張番号 特願平9-104687

(32) 優先日

平9 (1997) 4 月22日

(33)優先權主張国

日本 (JP)

(71)出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72)発明者 野間 崇

大阪府守口市京阪本通2丁目5番5号 三

产电损株式会社内


(74)代理人 弁理士 安富 耕二 (外1名)

### (54) 【発明の名称】 半導体装置の製造方法

### (57)【要約】

【課題】 配線膜上にピアコンタクト孔を形成する際 に、ミスアライメントが発生したとしても下地の膜への コンタクト孔の突き抜けを防止する。

【解決手段】 層間絶縁膜1上に下層の配線膜2を形成 した後に、該配線膜2の側壁部にシリコン窒化膜から成 るサイドウォールスペーサ膜5を形成する。次に、前記 基板全面にプラズマTEOS膜6を形成した後に、前記 配線膜2上のプラズマTEOS膜6を選択的にエッチン グしてピアコンタクト孔7を形成する。そして、前記コ ンタクト孔7内を含む基板全面にバリアメタル膜8を介 してタングステン膜を形成した後に、該タングステン膜 をエッチバックして前記コンタクト孔7内にタングステ ンプラグ9を埋設し、該タングステンプラグ9上に上層 の配線膜を形成するものである。



8:パリアメタル膜

9: タングステンプラグ

### 【特許請求の範囲】

【請求項1】 半導体基板上に形成した下層の配線膜上 に層間絶縁膜を介してコンタクト孔を形成し、該コンタクト孔内にタングステンプラグを埋設した後に、該タングステンプラグ上に上層の配線膜を形成するボーダーレスコンタクト構造から成る半導体装置の製造方法において、

前記下層の配線膜の側壁部にサイドウォールスペーサ膜を形成した後に該サイドウォールスペーサ膜をエッチングストッパとして前記配線膜上の層間絶縁膜を選択的に 10 エッチングしてコンタクト孔を形成することを特徴とする半導体装置の製造方法。

【請求項2】 半導体基板上に形成した下層の配線膜上 に層間絶縁膜を介してコンタクト孔を形成し、該コンタ クト孔内にタングステンプラグを埋設した後に、該タン グステンプラグ上に上層の配線膜を形成するボーダーレ スコンタクト構造から成る半導体装置の製造方法におい て、

前記半導体基板上に形成した絶縁膜上に下層の配線膜を 形成する工程と、

前記配線膜を被覆するように全面にプラズマCVD法によりシリコン窒化膜を形成した後に該窒化膜を異方性エッチングして該配線膜の側壁部にサイドウォールスペーサ膜を形成する工程と、

前記基板全面にプラズマCVD法によりシリコン酸化膜から成る層間絶縁膜を形成する工程と、

前記配線膜上の層間絶縁膜を選択的にエッチングしてコ ンタクト孔を形成する工程と、

前記コンタクト孔内を含む基板全面にタングステン膜を 形成した後に該タングステン膜をエッチバックして前記 30 コンタクト孔内にタングステンプラグを埋設する工程 と、

前記タングステンプラグ上に上層の配線膜を形成する工程とを有することを特徴とする半導体装置の製造方法。

【請求項3】 半導体基板上に形成した下層の配線膜上 に層間絶縁膜を介してコンタクト孔を形成し、該コンタクト孔内にタングステンプラグを埋設した後に、該タングステンプラグ上に上層の配線膜を形成するボーダーレスコンタクト構造から成る半導体装置の製造方法において

前記半導体基板上に形成した絶縁膜上に下層の配線膜を 形成する工程と、

前記配線膜を被覆するように全面にプラズマCVD法によりシリコンを豊富に含有するシリコン酸化膜を形成した後に該酸化膜を異方性エッチングして該配線膜の側壁部にサイドウォールスペーサ膜を形成する工程と、

前記基板全面にプラズマCVD法によりシリコン酸化膜から成る層間絶縁膜を形成する工程と、

前記配線膜上の層間絶縁膜を選択的にエッチングしてコ ンタクト孔を形成する工程と、 前記コンタクト孔内を含む基板全面にタングステン膜を 形成した後に該タングステン膜をエッチバックして前記 コンタクト孔内にタングステンプラグを埋設する工程

前記タングステンプラグ上に上層の配線膜を形成する工程とを有することを特徴とする半導体装置の製造方法。

【請求項4】 前記サイドウォールスペーサ膜を形成するシリコンを豊富に含有したシリコン酸化膜の酸素濃度がおよそ50%乃至60%であることを特徴とする請求項3に記載の半導体装置の製造方法。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造方法に関するもので、更に詳しく言えば、エクステンションを持たない配線膜上にピアコンタクト孔を開口し、該コンタクト孔内にタングステンプラグを埋設する、いわゆるボトムボーダーレスコンタクトにおけるマスク合わせ技術に関する。

[0002].

20 【従来の技術】先ず、従来の配線膜上にピアコンタクト 孔を開口し、該コンタクト孔内にタングステンプラグを 埋め込んだ前記配線膜とタングステンプラグとのコンタ クト状態について図11を基に説明する。従来のタング ステンプラグと配線膜とのコンタクト状態は、図11に 示すように例えば、半導体基板上に形成した絶縁膜21 上にアルミニウム膜から成る下層の配線膜22が形成さ れており、該配線膜22を被覆するように基板全面にプ ラズマCVD法によりシリコン酸化膜であるTEOS膜 (テトラエキシシラン)から成る層間絶縁膜23が形成 されている。また、前記配線膜22上に前記層間絶縁膜 23を介してビアコンタクト孔24が形成されており、 該コンタクト孔24内にチタン膜及びチタンナイトライ ド膜(TiN膜)から成る密着膜としてのパリアメタル 膜25を介してタングステンプラグ26が埋設されてい る。そして、前記タングステンプラグ26上にアルミニ ウム膜から成る上層の配線膜27が形成されている。

【0003】とのように下層の配線膜22とコンタクト孔24の関係は、図11に示すように配線膜22の四隅には、前述したビアコンタクト孔24形成時のミスアライメントが発生した場合に下地の膜が削られ、デバイス特性が変わることを防止するため、前記配線膜23の四隅に重ね合わせのためのスペースとしてのエクステンションEを設けておき、ミスアライメントが発生したとしても下層の配線膜22の表面からコンタクト孔24が外れないようにしていた。

【0004】そのため、配線間のピッチを小さくすると とができないという問題があった。そこで、近年、半導 体装置の高集積化、微細化に伴って、配線ピッチの縮小 が必要不可欠となり、前述したようなエクステンション 50 を持たない配線膜上にピアコンタクト孔を開口し、該コ

2

ンタクト孔内にタングステンプラグを埋設するボトムボ

ーダーレスコンタクト構造の半導体製造方法が注目され てきている。

【0005】以下、例えばタングステンプラグを用いた ボトムボーダーレスコンタクト構造について図12及び 図13を基に説明する。従来のボトムボーダーレスコン ・ タクト構造は、図12に示すように例えば、半導体基板 上に形成した絶縁膜21上にエクステンションを持たな い下層の配線膜22Aが形成され、該配線膜22Aを被 覆するように基板全面にプラズマCVD法によりシリコ 10 ン酸化膜であるTEOS膜から成る層間絶縁膜23が形 成されている。そして、前記配線膜22A上に該層間絶 縁膜23を介してピアコンタクト孔24が形成され、該 コンタクト孔24内にチタン膜及びチタンナイトライド 膜(TiN膜)から成るバリアメタル膜25を介してタ ングステンプラグ26が埋設され、更に該タングステン プラグ26上に上層の配線膜が形成された構造をしてい る。

【0006】また、本ボーダーレスコンタクト構造の他 の実施構造としては図13に示すように例えば、半導体 20. 基板30上にLOCOS法(local oxidation of silico ーn)により形成したLOCOS酸化膜31上にポリシリコ ン膜32が形成され、全面を被覆するようにBPSG膜 等の第1の層間絶縁膜33が形成されている。また、前 記層間絶縁膜33上にアルミニウム膜等の配線膜34 A、34Bが形成され、全面にプラズマCVD法により シリコン酸化膜であるTEOS膜の第2の層間絶縁膜3 6が形成された後に、前記配線膜34A、34B上に前 記層間絶縁膜36を介してピアコンタクト孔37A、3 7 Bが開口され、該コンタクト孔37A、37 B内にチ タン膜及びチタンナイトライド膜(TiN膜)から成る 密着膜としてのパリアメタル膜38を介してタングステ ンプラグ39A、39Bを埋設している。35は前記配 線膜34A、34B形成時のリソ工程におけるハレーシ ョンを防止するための反射防止膜である。

[0007]

【発明が解決しようとする課題】しかしながら、前述し たような配線膜34A、34Bにエクステンションを持 たないボトムボーダーレス構造をとることで、自ずとミ スアライメントによるマスク合わせずれ対策が必要であ り、例えばミスアライメントが発生した場合には、下地 の膜が削られて絶縁不良が発生することがあった。

【0008】即ち、配線膜34A、34B上に形成する ピアコンタクト孔形成時には、前記LOCOS酸化膜3 1上での段差に応じて層間絶縁膜36の膜厚が異なり、 異なる膜厚部分に形成するコンタクト孔37A、37B の開口深さにも自ずと差ができるため、コンタクトエッ チングする際に深い方のコンタクト孔37Bに合わせて エッチング時間を設定する必要があり、浅い方のコンタ クト孔37Aではオーバーエッチングがかかることにな 50 る。

【0009】従って、特に、図13に示すように浅いコ ンタクト孔37A側でリソ工程におけるミスアライメン トが発生し下地の層間絶縁膜33が削れると、LOCO S酸化膜31上に形成されたポリシリコン膜32とタン グステンプラグ39Aとの間でショートが発生すること があった(図13に示す点線円参照)。また、タングス テンプラグ39A、39Bを形成する際に、前述した下 地の膜33まで到達するコンタクト孔37Aの下面の幅 寸法の比較的狭い開口部Hの存在により、タングステン 膜が均一に形成されないことがある。即ち、前記開口部 Hのような狭い領域に形成されるバリアメタル膜は、他 の領域に形成されるバリアメタル膜に比べて薄くなる等 の形成状態が悪くなり、タングステン膜のスパッタ処理 時にバリアメタル膜がその薄い部分から切れてはがれた りすると、その部分にタングステン膜が異常堆積(いわ ゆるボルケーノ)するという現象が発生することがあ る。

4

【0010】従って、本発明では配線膜上にピアコンタ クト孔を形成する際に、ミスアライメントが発生したと しても下地の膜へのコンタクト孔の突き抜けを防止する コンタクト孔のマスク合わせ技術を改善する半導体装置 の製造方法を提供することを目的とする。

[0011]

【課題を解決するための手段】そこで、本発明の請求項 1 に記載の半導体装置の製造方法は、半導体基板上に形 成した下層の配線膜上に層間絶縁膜を介してコンタクト 孔を形成し、該コンタクト孔内にタングステンプラグを 埋設した後に、該タングステンプラグ上に上層の配線膜 を形成するボーダーレスコンタクト構造を構成するもの において、前記下層の配線膜の側壁部にサイドウォール スペーサ膜を形成した後に、該サイドウォールスペーサ 膜をエッチングストッパとして前記配線膜上の層間絶縁 膜を選択的にエッチングしてコンタクト孔を形成すると とを特徴とするものである。

【0012】また、請求項2に記載の半導体装置の製造 方法は、半導体基板上に形成した絶縁膜上に下層の配線 膜を形成し、該配線膜を被覆するように全面にプラズマ CVD法によりシリコン窒化膜を形成した後に、該窒化 膜を異方性エッチングして該配線膜の側壁部にサイドウ ォールスペーサ膜を形成する。次に、前記基板全面にプ ラズマCVD法によりシリコン酸化膜から成る層間絶縁 膜を形成した後に、前記配線膜上の層間絶縁膜を選択的 にエッチングしてコンタクト孔を形成する。そして、前 記コンタクト孔内を含む基板全面にタングステン膜を形 成した後に、該タングステン膜をエッチバックして前記 コンタクト孔内にタングステンプラグを埋設し、該タン グステンプラグ上に上層の配線膜を形成する工程を有す ることを特徴とするものである。

【0013】更に、請求項3に記載の半導体装置の製造

方法は、半導体基板上に形成した絶縁膜上に下層の配線 膜を形成し、該配線膜を被覆するように全面にプラズマ CVD法によりシリコンを豊富に含有するシリコン酸化 膜を形成した後に、該酸化膜を異方性エッチングして該 配線膜の側壁部にサイドウォールスペーサ膜を形成す る。次に、前記基板全面にプラズマCVD法によりシリ コン酸化膜から成る層間絶縁膜を形成した後に、前記配 線膜上の層間絶縁膜を選択的にエッチングしてコンタク ト孔を形成する。そして、前記コンタクト孔内を含む基 板全面にタングステン膜を形成した後に、該タングステ 10 ン膜をエッチバックして前記コンタクト孔内にタングス テンプラグを埋設し、該タングステンプラグ上に上層の 配線膜を形成する工程を有することを特徴とするもので ある。

【0014】また、請求項4に記載の半導体装置の製造 方法は、前記請求項3 に記載の半導体装置の製造方法に おいて、前記サイドウォールスペーサ膜を形成するシリ コンを豊富に含有したシリコン酸化膜の酸素濃度がおよ そ50%乃至60%であることを特徴とするものであ る。

#### (00151

【発明の実施の形態】以下、本発明の半導体装置の製造 方法の一実施形態について図1乃至図5を基に説明す る。先ず、図1に示すように図示しない半導体基板上の 例えば、BPSG膜から成る層間絶縁膜1上におよそ5 000人の膜厚のアルミニウム膜等の配線膜2が形成さ れ、該配線膜2上には配線膜2形成時のリソ工程におけ るハレーションを防止するためのチタンナイトライド膜 (TiN膜)等の反射防止膜3が形成されている。そし て、前記配線膜2を被覆するように全面におよそ200 30 O A 乃至3000Aの膜厚のシリコン窒化膜(S i N 膜) 4をNH3とモノシラン (SiH4) を原料ガスとす るプラズマCVD法により形成する。

【0016】次に、前記シリコン窒化膜4を異方性エッ チングして前記配線膜2の側壁部にのみシリコン窒化膜 4を残膜させて図2に示すようにサイドウォールスペー サ膜5を形成する。続いて、図3に示すように全面にお よそ5000人乃至10000人の膜厚のシリコン酸化 膜であるTEOS膜6をTEOSとO2を原料ガスとす るプラズマCVD法にて形成する。

【0017】次に、リソ工程でレジスト膜を加工後に前 記配線膜2上にビアコンタクト孔を形成する際に、例え ばCHF3、CF4等のエッチングガスを用いたドライ エッチング法により、前記TEOS膜6をエッチングす る。とのとき、ミスアライメントが発生した場合に前記 サイドウォールスペーサ膜5がエッチングストッパとな り、図4に示すようにビアコンタクト孔7による下地の 膜1への突き抜けが防止される。

【0018】続いて、前記ピアコンタクト孔7を含む全

ら成る密着膜としてのバリアメタル膜8を介してタング ステン膜を形成した後に、エッチバックして当該タング ステン膜を前記コンタクト孔7内に埋設して、図5に示 すようにタングステンプラグ9を形成する。そして、前 記タングステンプラグ9上にアルミニウム等の上層の配 線膜を形成する。

【0019】以上説明したように本発明では、下層の配 線膜2の側壁部にプラズマCVD法によるシリコン窒化 膜から成るサイドウォールスペーサ膜5を形成すること で、本発明が適用されるボーダーレスコンタクト構造の 半導体装置の製造方法においてミスアライメントが発生 したとしても、当該サイドウォールスペーサ膜5がエッ チングストッパとなり、ビアコンタクト孔7形成時のエ ッチングにより下地の膜1への突き抜けを防止できる。 【0020】本発明は、特に従来技術の項目で説明した ような段差のある膜上に形成した配線膜上にビアコンタ クトを形成するものに適用すると、更に効果が顕著であ る。即ち、図6に示すように例えば、半導体基板10上 にLOCOS法(local oxidation of silicon)により形 成したLOCOS酸化膜11上にポリシリコン膜12が 形成され、全面を被覆するようにBPSG膜から成る層 間絶縁膜13が形成されている。また、前記層間絶縁膜 13上にアルミニウム膜等の配線膜14A、14Bが形 成されているような、段差のある膜上にそれぞれ配線膜 14A、14Bが形成されている場合である。尚、15 は配線膜14A、14B形成時のリソ工程におけるハレ ーションを防止するためのチタンナイトライド膜 (Ti N膜)から成る反射防止膜である。

【0021】 このような状態の配線膜14A、14B上 に前述したボトムボーダーレスコンタクト技術によりビ アコンタクト孔を形成する。この場合、先ず、前述した ようにそれらの配線膜14A、14Bを被覆するように 基板全面におよそ2000A乃至3000Aの膜厚のシ リコン窒化膜をプラズマCVD法にて形成した後に、該 窒化膜を異方性エッチングして前記配線膜 14A、14 Bの側壁部にのみシリコン窒化膜を残膜させてサイドウ ォールスペーサ膜16を形成する。

【0022】続いて、全面におよそ5000A乃至10 000Aの膜厚のシリコン酸化膜であるプラズマTEO S膜から成る層間絶縁膜17をプラズマCVD法にて形 成する。次に、リソ工程でレジスト膜を加工後に前記配 線膜上にピアコンタクト孔18A、18Bを形成する際 に、前記層間絶縁膜17(TEOS膜)/サイドウォー ルスペーサ膜16(シリコン窒化膜)のエッチングレー ト比を利用するととで、従来技術の項目で説明した開口 深さの異なるコンタクト孔18A、18Bを形成するた め、浅いコンタクト孔18A側にオーバーエッチングを かける場合に、ミスアライメントが発生したとしても前 記サイドウォールスペーサ膜16がエッチングストッパ 面にチタン膜及びチタンナイトライド膜(TiN膜)か 50 となり、図6に示すように下地の膜13へのピアコンタ

クト孔18Aによる突き抜けを防止できる。

【0023】続いて、前記ピアコンタクト孔18A、1 8 Bを含む全面にチタン膜及びチタンナイトライド膜 (TiN膜) から成る密着膜としてのバリアメタル膜 1 9を介してタングステン膜を形成した後に、エッチバッ クして当該タングステン膜を前記コンタクト孔18A、 18 B内に埋設して、タングステンプラグ20A、20 Bを形成した後に、該タングステンプラグ20A、20 B上にアルミニウム等の上層の配線膜を形成する。

【0024】このように段差のある下地の膜13上に形 成したエクステンションを持たない配線膜14A、14 B上にピアコンタクト孔を形成するボトムボーダーレス コンタクト構造において、前記LOCOS酸化膜11上 での段差に応じてコンタクトエッチングする際にオーバ ーエッチングをかける場合でも、リソ工程でミスアライ メントが発生したとしても、下地の膜13が削られてL OCOS酸化膜11上に形成したポリシリコン膜12と タングステンプラグ20Aとがショートする等の絶縁不 良が発生するという問題を抑止できる。

【0025】また、前述したように下地の膜13が削ら れることがなくなるため、従来のような狭い開口部の存 在によりタングステン膜を形成するための密着膜として 働くパリアメタル膜の形成状態が悪化し、該バリアメタ ル膜が途中から切れてはがれることで発生する、タング ステン膜の異常堆積 (ボルケーノ) の発生を抑止でき

【0026】以下、本発明の他の実施形態について図7 及び図8を基に説明する。尚、一実施形態と同等の構成 については、同符号を付して説明を省略している。本発 明の他の実施形態の特徴は、サイドウォールスペーサ膜 としてシリコンを豊富に含有したシリコン酸化膜(SR 〇膜)を用いたことである。即ち、図7に示すように図 示しない半導体基板上の例えば、BPSG膜から成る層 間絶縁膜1上におよそ5000人の膜厚のアルミニウム 膜等の配線膜2を形成し、該配線膜2上には配線膜2形 成時のリソ工程におけるハレーションを防止するための チタンナイトライド膜(TiN膜)等の反射防止膜3が 形成されている。そして、前記配線膜2を被覆するよう に全面におよそ2000A乃至3000Aの膜厚のシリ コンを豊富に含有したシリコン酸化膜(SRO膜、以下 40 シリコンリッチ酸化膜と称す。)をプラズマCVD法に より形成し、該シリコンリッチ酸化膜を異方性エッチン グして前記配線膜2の側壁部にのみシリコンリッチ酸化 膜を残膜させて図7に示すようにサイドウォールスペー サ膜5Aを形成している。尚、前記シリコンリッチ酸化 膜は、N2Oとモノシラン (SiH4) を原料ガスとする プラズマCVD法により形成しているが、LPCVD法 にて形成しても良い。

【0027】以下、前述した一実施形態と同様にして、

コン酸化膜であるTEOS膜6をプラズマCVD法にて 形成し、TEOS膜6にピアコンタクト孔7を形成した 後に、該ビアコンタクト孔7を含む全面にチタン膜及び チタンナイトライド膜 (TiN膜) から成る密着膜とし てのバリアメタル膜8を介してタングステンプラグ9を 形成し、更に該タングステンプラグ9上にアルミニウム 等の上層の配線膜を形成する。

【0028】本発明の他の実施形態においても、一実施 形態と同様に前記配線膜2上にピアコンタクト孔7を形 成する際に、TEOS膜6とサイドウォールスペーサ膜 5 Aを形成するシリコンリッチ酸化膜とのエッチングレ ート比を利用して、例えばCHF3、CF4 等のエッチ ングガスを用いたドライエッチング法により、前記TE OS膜6をエッチングする際に、ミスアライメントが発 生した場合でも前記サイドウォールスペーサ膜5 Aがエ ッチングストッパとなり、図7に示すようにピアコンタ クト孔7による下地の膜1への突き抜けが防止される。 【0029】尚、図8にはシリコン酸化膜に対するシリニ コンリッチ酸化膜のエッチング選択比(酸化膜エッチレ ート/シリコンリッチ酸化膜エッチレート)の膜中酸素 濃度依存性を示してあり、図8に示された通り、酸素濃 度が減少し、シリコンリッチになるに従って選択比が向 上していることがわかる。このことから、本発明のよう にエッチングストッパ層として使用するシリコンリッチ 酸化膜は、選択エッチングに必要な2~3程度の選択比 を得るためには、酸素組成がおよそ50%乃至60%の 膜が良い。

[0030] 更に、本発明では図9に示すように配線膜 2A、2Bの側壁部にサイドウォールスペーサ膜5を形 成したことにより、このサイドウォールスペーサ膜5を 利用して、配線膜2A、2Bに順テーパがかかるので層 間絶縁膜の埋め込み特性が向上でき、例えば従来、図1 0に示すようにボイドVが発生していたような膜形成条 件においても膜形成状態が良好になるため、ボイドVの 発生が抑止できる。

【0031】また、サイドウォールスペーサ膜5.5A の材質としてシリコン窒化膜やシリコンを豊富に含有す るシリコン酸化膜を用いているが、シリコンを豊富に含 有するシリコン酸化膜を用いた場合には、シリコン窒化 膜より誘電率が低いため、回路遅延という問題に関して 有利となる。更に言えば、本発明のようにサイドウォー ルスペーサ膜を形成することで、多層配線構造プロセス における段差低減技術として周知なSOG膜(スピンオ ングラス)を形成し、該SOG膜をエッチバックして段 差を低減する技術を用いるととなく、多層配線プロセス が構築可能となる。

[0032]

【発明の効果】以上、本発明によれば配線膜にエクステ ンションを持たないボトムボーダーレスコンタクト構造 全面におよそ5000A乃至10000Aの膜厚のシリ 50 に対しても、配線膜上にピアコンタクト孔を形成する場

(6)

9

合に、配線膜の側壁にサイドウォールスペーサ膜を形成することで、コンタクト孔がミスアライメントによって配線膜から一部分が外れたとしても、下地の膜がエッチングされるのを防止でき、ボーダーレスコンタクト構造の信頼性が向上する。

【0033】特に、本発明は、LOCOS酸化膜上での 段差に応じて下地の膜上に形成した配線膜上に開口深さ の異なるピアコンタクト孔を形成するため、浅いコンタ クト孔側にオーバーエッチングをかける際に、リソ工程 でミスアライメントが発生したとしても、下地の膜が削 10 られてLOCOS酸化膜上のポリシリコン膜と配線膜と の間で絶縁不良が発生することを防止できる。

【0034】また、下地の膜が削られることがなくなるため、従来のような狭い開口部の存在によりタングステン膜を形成するための密着膜として働くバリアメタル膜の膜形成状態が悪化し、該バリアメタル膜が途中から切れてはがれることで発生する、タングステン膜の異常堆積(ボルケーノ)の発生を抑止でき、タングステン膜を均一にスパッタ形成することができる。

【0035】更に、本発明では配線膜の側壁部にサイド 20 ウォールスペーサ膜を形成することで、前記配線膜に順 デーパがかかるので層間絶縁膜での埋め込み特性が向上 し、従って、膜の形成状態が良好となるため、ボイドの 発生が抑制できる。また、サイドウォールスペーサ膜の 材質としてシリコン窒化膜やシリコンを豊富に含有する シリコン酸化膜を用いているが、シリコンを豊富に含有するシリコン酸化膜を用いた場合には、シリコン窒化膜 より誘電率が低いため、回路遅延という問題に関して有利となる。

【0036】更に言えば、多層構造プロセスにおける段 30 差低減技術として公知なSOG膜を形成し、該SOG膜\*

\*をエッチバックして段差を低減する技術を用いることなく、従来より平坦な多層プロセスが構築可能となる。 【図面の簡単な説明】

【図1】本発明の一実施形態の半導体装置の製造方法を示す第1の断面図である。

【図2】本発明の一実施形態の半導体装置の製造方法を 示す第2の断面図である。

【図3】本発明の一実施形態の半導体装置の製造方法を 示す第3の断面図である。

10 【図4】本発明の一実施形態の半導体装置の製造方法を 示す第4の断面図である。

【図5】本発明の一実施形態の半導体装置の製造方法を 示す第5の断面図である。

【図6】本発明の一実施形態の半導体装置の製造方法を 示す第6の断面図である。

【図7】本発明の他の実施形態の半導体装置の製造方法 を示す第1の断面図である。

【図8】シリコン酸化膜に対するシリコンリッチ酸化膜のエッチング選択比(酸化膜エッチレート/シリコンリッチ酸化膜エッチレート)の膜中酸素濃度依存性を説明するための図である。

【図9】本発明の半導体装置の製造方法による層間絶縁 膜の形成状態を説明するための図である。

【図10】本発明の半導体装置の製造方法による層間絶 縁膜の形成状態を説明するための図である。


【図11】従来の半導体装置の製造方法を示す断面図である。

【図12】従来の半導体装置の製造方法を示す断面図である。


【図13】従来の半導体装置の製造方法を示す断面図である。

8:パリアメタル膜

9:9ングステンプラグ




7:ビアコンタクト 乳




【図11】


10: 半導体基板 11: LOCOS 酸化膜 12: ポリシリコン膜 13: 層間絶縁膜 14A,14B: 配線膜 15: 反射防止膜 16: サイドウィールスペーサ膜 17: 層間絶縁襲 18A,18B: ピアコンタクトシ 19:パリアメタル膜 20A,20B: タングステンプラブ



【図10】



【図12】



【図13】

